Aller au menu Aller au contenu
Au centre de l'innovation en énergie électrique, partageons projets, compétences et savoir faire.

Publié le 26 mars 2015
A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail Partagez cet article Facebook Twitter Linked In Google+ Viadeo
2 avril 2015
14H00 -16H00
Amphithéâtre A022
site ENSE3-Ampère
Bâtiment A,
11 rue des Mathématiques
38400 Saint-Martin-d'Hères

Soutenance de thèse de Ngoc-Duc To

Titre de la Thèse
Circuit de pilotage intégré pour transistor de puissance


Jury
M. FRANÇOIS COSTA, Professeur des Universités (SATIE), Rapporteur
M. BRUNO ALLARD, Professeur des Universités (AMPERE), Rapporteur
M. AMBROISE SCHELLMANNS, Maître de conférence au Polytech Tours(GREMAN), Examinateur
M. YVES LEMBEYE, Professeur des Universités (G2ELab), Directeur de Thèse
M. NICOLAS ROUGER, Chargé de recherche (G2ELab), Co-encadrant
M. JEAN-DANIEL ARNOULD, Maître de conférence au Phelma (IMEP-LAHC), Co-encadrant


Résumé

Ces travaux de thèse s'inscrivent dans le cadre d'une collaboration entre les laboratoires G2Elab et IMEP-LAHC. Le but de cette thèse concerne la conception, modélisation et caractérisation du gate driver intégré pour transistors de puissance à base d'un transformateur sans noyau pour le transfert isolé d'ordres de commutation. La thèse est composée de deux grandes parties : - Une partie de la conception, la modélisation et la caractérisation du transformateur intégré dans deux technologies CMOS 0.35 µm bulk et CMOS 0.18 µm SOI. - Une partie de la conception, la simulation et la mise en œuvre de deux circuits de commande intégrée dans ces deux technologies. Ainsi, l'aspect du système du convertisseur de puissance sera étudié en proposant une nouvelle conception couplée commande/puissance à faible charge. Les résultats de ce travail de thèse ont permis de valider les approches proposées. Deux modèles fiables (électrique 2D et électromagnétique 3D) du transformateur ont été établis et validés via une réalisation CMOS 0.35 µm standard. De plus, un driver CMOS bulk, intégrant l'ensemble du transformateur sans noyau avec plusieurs fonctions de pilotage de la commande rapprochée a été caractérisé et validé. Finalement, un gate driver générique a été conçu en technologie CMOS SOI, intégrant dans une seule puce les étages de commande éloignée, l'isolation galvanique et la commande rapprochée pour transistors de puissance. Ce gate driver présente nombre d'avantages en termes d'interconnexion, de la consommation de la surface de silicium, de la consommation énergétique du driver et de CEM.


A+Augmenter la taille du texteA-Réduire la taille du texteImprimer le documentEnvoyer cette page par mail Partagez cet article Facebook Twitter Linked In Google+ Viadeo

mise à jour le 26 mars 2015

anglais
G2ELAB
Laboratoire de Génie Electrique de Grenoble
Bâtiment GreEn-ER, 21 avenue des martyrs, CS 90624
38031 Grenoble CEDEX 1
FRANCE

Tél. +33 (0)4 76 82 62 99

Lat x Lon:    N 45°12m9s   x  E 5°42m11s

Site LMMCF - Herbeys
Site MINATEC - CIME Nanotech - Grenoble
Univ. Grenoble Alpes